sub parse_verilog